用Verilog HDL设计数字电路过程中的两个问题

张钟文;孙承松

沈阳工业大学学报
沈阳工业大学学报 ›› 2005, Vol. 27 ›› Issue (5) : 562-566.
信息科学与工程

用Verilog HDL设计数字电路过程中的两个问题

    {{javascript:window.custom_author_cn_index=0;}}
  • {{article.zuoZhe_CN}}
作者信息 +
History +

本文亮点

{{article.keyPoints_cn}}

HeighLight

{{article.keyPoints_en}}

摘要

{{article.zhaiyao_cn}}

Abstract

{{article.zhaiyao_en}}

关键词

Key words

本文二维码

引用本文

EndNote

Ris (Procite)

Bibtex

导出引用
{{article.zuoZheCn_L}}. {{article.title_cn}}. {{journal.qiKanMingCheng_CN}}. 2005, 27(5): 562-566

参考文献

原文顺序 | 文献年度倒序 | 文中引用次数倒序

参考文献

{{article.reference}}

基金

版权

{{article.copyrightStatement_cn}}
{{article.copyrightLicense_cn}}

Accesses

Citation

Detail
段落导航
相关文章

/

〈 〉